LSI設計流程與EDA

事先製作好鋪滿電晶體的共通底板(母片,master),只針對各品種設計佈線層來製造的方式為下列何者?

  1. A閘陣列(gate array)
  2. B全客製
  3. CPDK
查看答案與解析

正確答案:A. 閘陣列(gate array)

閘陣列是電晶體層之前都先做成共通的母片,只針對各品種設計佈線的光罩。因為能減少光罩數與開發時間,在1980~90年代廣泛用於少量多樣的LSI。但由於連不使用的電晶體也鋪滿,面積效率較差。現在其角色已讓給FPGA或結構化ASIC等。全客製則是設計所有的層。

  • A. 正確。這是只針對各品種設計佈線層的方式。
  • B. 全客製是設計所有的層。
  • C. PDK是晶圓代工廠提供的整套設計用資料。
練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 在使用SystemVerilog的驗證中,用來建構容易重複使用之測試環境(測試平台,testbench)的標準方法論為下列何者?
  2. 在佈局驗證中,檢查輸入端子是否浮接(沒有連到任何地方)、電源之間是否短路等電氣連接錯誤的檢查為下列何者?
  3. 事先描述設計應滿足的性質(例如「收到請求後須在3個週期內回應」),並在模擬過程中或形式驗證時自動檢查的手法為下列何者?
  4. 在低功耗設計中,將電源域、電源切斷、位準轉換器(level shifter)等「電源意圖」與電路描述分開、彙整描述的標準格式為下列何者?
  5. 針對以不同時脈運作的電路之間傳遞訊號的部分,用專用工具確認是否正確加入同步化電路的驗證,稱為什麼?

這個領域的比較