Nederlands
Menu

LSI-ontwerpflow en EDA

Welke methode maakt vooraf een gemeenschappelijke basis (master) met overal transistors en ontwerpt en produceert per product alleen de bedradingslagen?

  1. AGate array
  2. BFull-custom
  3. CPDK
Antwoord en toelichting tonen

Antwoord: A. Gate array

Bij een gate array wordt tot en met de transistorlaag vooraf een gemeenschappelijke master gemaakt en worden per product alleen de bedradingsmaskers ontworpen. Omdat het aantal maskers en de ontwikkeltijd afnemen, werd het in de jaren 1980 en 1990 veel gebruikt voor LSI's in kleine aantallen met veel varianten. Doordat ook ongebruikte transistors worden meegeplaatst, is de oppervlakte-efficiëntie echter lager. Tegenwoordig is de rol overgenomen door FPGA's en structured ASIC's. Bij full-custom worden alle lagen ontworpen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Welke standaardmethodiek wordt bij verificatie met SystemVerilog gebruikt om een goed herbruikbare testomgeving (testbench) op te bouwen?
  2. Welke controle bij layoutverificatie onderzoekt elektrische verbindingsfouten, zoals ingangen die zweven (nergens mee verbonden) of kortsluiting tussen voedingen?
  3. Welke methode beschrijft eigenschappen waaraan het ontwerp moet voldoen (bijvoorbeeld "als een verzoek komt, binnen 3 cycli antwoorden") en laat die tijdens simulatie of formele verificatie automatisch controleren?
  4. Welk standaardformaat beschrijft bij laagvermogenontwerp de "voedingsintentie" zoals voedingsdomeinen, het uitschakelen van voeding en level shifters, afzonderlijk van de schakelingsbeschrijving?
  5. Hoe heet de verificatie waarbij met een speciale tool wordt gecontroleerd of op de plaatsen waar signalen worden doorgegeven tussen schakelingen met verschillende klokken, synchronisatieschakelingen correct zijn aangebracht?

Vergelijkingen bij dit onderwerp