LSI設計流程與EDA

為了不易受製造變異或缺陷的影響,而在佈局等方面下工夫的設計理念為下列何者?

  1. ADFT(可測試性設計)
  2. BCTS(時脈樹合成)
  3. CDFM(可製造性設計)
查看答案與解析

正確答案:C. DFM(可製造性設計)

DFM(Design for Manufacturability)是避開微影難以解析的圖案、將介層孔(via)做成雙重使得其一不良時仍能連通、在可能範圍內拉大佈線間距等,使佈局更容易製造且良率更高的設計手法。也會使用依據製造方資料找出危險圖案的工具。DFT是讓測試更容易的設計,CTS則是用於分配時脈的手法。

練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 在類比電路的佈局中,將成對的電晶體分割並配置,使彼此重心一致的手法為下列何者?
  2. 在佈局的空白處配置不具電路功能的虛設圖案,其主要目的為下列何者?
  3. 在以雙重圖案化為前提的佈局中,設計工具進行的圖案分配,下列何者正確?
  4. 關於網表(netlist)的說明,下列何者正確?
  5. 在邏輯合成或靜態時序分析中,描述時脈週期與輸入輸出延遲等時序條件的東西,稱為什麼?

這個領域的比較