Deutsch
Menü

Was ist Signallaufzeit (Propagation Delay)?

Zeit von einer Eingangsänderung bis zur daraus folgenden Ausgangsänderung. Bei Logik-ICs wird sie zwischen den Zeitpunkten gemessen, an denen Ein- und Ausgang 50 % ihres Hubs durchlaufen, und getrennt als tPLH (Ausgang Low nach High) und tPHL (Ausgang High nach Low) angegeben. Sie wächst mit der Lastkapazität.

Japanische Bezeichnung: 伝搬遅延

„Signallaufzeit (Propagation Delay)“ kommt in 4 Übungsfragen aus 3 Themen vor, z. B. Datenblätter lesen, Test und Prüfung, Fortgeschrittene Technologien (3D-Integration, Chiplets).

Fachgebiet: Datenblätter lesen

Jetzt üben: Fragen zu Signallaufzeit (Propagation Delay)

Welche Definition der Signallaufzeit tPLH im Datenblatt eines Logik-ICs ist allgemein üblich?

  1. ADie Zeit, die der Ausgang beim Wechsel von L nach H benötigt, um sich von 10 % auf 90 % der Amplitude zu ändern
  2. BDie Zeit vom Wechsel des Eingangs von L nach H, bis der Ausgang den vollständig stabilen 100-%-Punkt erreicht
  3. CDie Zeit von der Eingangsänderung bis zum Wechsel des Ausgangs von L nach H, gemessen zwischen den 50-%-Punkten der Amplitude
Antwort und Erläuterung anzeigen

Antwort: C. Die Zeit von der Eingangsänderung bis zum Wechsel des Ausgangs von L nach H, gemessen zwischen den 50-%-Punkten der Amplitude

tPLH ist die Signallaufzeit, wenn der Ausgang von L nach H wechselt, tPHL die Signallaufzeit beim Wechsel von H nach L; beide sind im Allgemeinen nicht gleich. Als Bezugspunkt dienen meist 50 % (VDD/2) der jeweiligen Amplitude von Eingang und Ausgang, bei TTL-Familien wird auch 1,5 V verwendet. Die Zeit für die Änderung von 10 % auf 90 % der Amplitude ist die Anstiegszeit, ein von der Signallaufzeit getrennter Parameter. Da die Verzögerung von Lastkapazität, Versorgungsspannung und Temperatur abhängt, liest man sie zusammen mit den Messbedingungen der Tabelle.

„Signallaufzeit (Propagation Delay)“ in den Erläuterungen

Fragen mit „Signallaufzeit (Propagation Delay)“ (4)

  1. Welche Definition der Signallaufzeit tPLH im Datenblatt eines Logik-ICs ist allgemein üblich?
  2. Wie heißt der Test, der bei der tatsächlichen Betriebsfrequenz durchgeführt wird und Fehler erkennt, bei denen die Signale zu langsam übertragen werden?
  3. Welcher grundlegende Vorteil des 3D-Packagings mit vertikal gestapelten Chips ist richtig?
  4. Welches Problem tritt hauptsächlich auf, wenn an einen Ausgang eines CMOS-Logik-ICs viele CMOS-Eingänge angeschlossen werden?

Verwandte Begriffe

PLL (Phasenregelschleife) Bitfehlerrate (BER) CMOS 5-V-tolerant Absolute Grenzwerte Derating Dropout-Spannung Eingangsoffsetspannung Empfohlene Betriebsbedingungen Errata

Zur Glossarübersicht