Datenblätter lesen
Welches Problem tritt hauptsächlich auf, wenn an einen Ausgang eines CMOS-Logik-ICs viele CMOS-Eingänge angeschlossen werden?
- ADie Summe der in die Eingänge fließenden Gleichströme erreicht den mA-Bereich, sodass der Ausgang den H-Pegel nicht halten kann
- BProportional zur Zahl der angeschlossenen Eingänge steigt die Spannung des H-Pegels über die Versorgungsspannung
- CDie Summe der Eingangskapazitäten wird groß, sodass Anstiegs- und Abfallflanken langsamer werden und die Signallaufzeit zunimmt
Antwort und Erläuterung anzeigen
Antwort: C. Die Summe der Eingangskapazitäten wird groß, sodass Anstiegs- und Abfallflanken langsamer werden und die Signallaufzeit zunimmt
Die Zahl der Eingänge, die an einen Ausgang angeschlossen werden können, heißt Fan-out. Der statische Eingangsstrom von CMOS-Eingängen ist mit höchstens einigen µA klein, sodass der Fan-out bei reiner Betrachtung der Gleichströme kaum begrenzt ist. Tatsächlich addieren sich jedoch Eingangskapazitäten von einigen pF pro Eingang parallel, sodass mit jedem weiteren Eingang das Laden und Entladen länger dauert und die Verzögerung zunimmt. Die Signallaufzeit im Datenblatt ist für Lastkapazitäten wie CL = 15 pF oder 50 pF spezifiziert; man vergleicht sie daher mit der Kapazität einschließlich der Leitungen.