Nederlands
Menu

Wat is Propagatievertraging?

Tijd vanaf een verandering aan de ingang tot de resulterende verandering aan de uitgang. Bij logische IC's wordt die gemeten tussen de momenten waarop ingang en uitgang 50% van hun zwaai passeren, en apart gespecificeerd als tPLH (uitgang van laag naar hoog) en tPHL (uitgang van hoog naar laag). Neemt toe met de belastingscapaciteit.

Japanse benaming: 伝搬遅延

“Propagatievertraging” komt voor in 3 oefenvragen uit 2 onderwerpen, bijv. Datasheets lezen, Testen en inspectie.

Vakgebied: Datasheets lezen

Nu oefenen: vragen over Propagatievertraging

Wat is de gebruikelijke definitie van de propagatievertraging tPLH in de datasheet van een logica-IC?

  1. ADe tijd die de uitgang bij een overgang van L naar H nodig heeft om van 10% naar 90% van de amplitude te gaan
  2. BDe tijd vanaf de overgang van de ingang van L naar H tot de uitgang het volledig stabiele 100%-punt bereikt
  3. CDe tijd vanaf de verandering van de ingang tot de uitgang van L naar H gaat, gemeten tussen de 50%-punten van de amplitude
Antwoord en toelichting tonen

Antwoord: C. De tijd vanaf de verandering van de ingang tot de uitgang van L naar H gaat, gemeten tussen de 50%-punten van de amplitude

tPLH is de propagatievertraging wanneer de uitgang van L naar H gaat, tPHL die wanneer de uitgang van H naar L gaat; beide zijn in het algemeen niet gelijk. Als referentiepunt voor de meting wordt meestal 50% van de amplitude (VDD/2) van zowel ingang als uitgang gebruikt; bij TTL-families soms 1,5 V. De tijd om van 10% naar 90% van de amplitude te gaan, is de stijgtijd, een andere parameter dan de propagatievertraging. De vertraging hangt af van belastingscapaciteit, voedingsspanning en temperatuur, dus lees hem samen met de meetcondities in de tabel.

“Propagatievertraging” in de toelichting

Vragen met “Propagatievertraging” (3)

  1. Wat is de gebruikelijke definitie van de propagatievertraging tPLH in de datasheet van een logica-IC?
  2. Welke grootheden worden bij de AC-test voornamelijk gecontroleerd?
  3. Wat is het belangrijkste probleem als je veel CMOS-ingangen op één uitgang van een CMOS-logica-IC aansluit?

Verwante termen

Holdtijd CMOS 5V-tolerant Aanbevolen bedrijfsomstandigheden Absolute maximumwaarden Derating Dropoutspanning Errata Exposed pad Ingangsoffsetspanning

Naar de woordenlijst