在CMOS邏輯IC的一個輸出上連接多個CMOS輸入時，主要會產生什麼問題？

正確答案：C. 輸入電容的總和變大，訊號的上升、下降與傳播延遲變慢

一個輸出所能連接的輸入數量稱為扇出。CMOS輸入的直流輸入電流即使max也只有數µA以下，非常小，因此若只考慮直流電流，扇出幾乎不受限制。實際上，每個輸入數pF的輸入電容會並聯疊加，因此輸入越多，充放電越花時間，延遲也越大。規格書的傳播延遲是以 CL = 15 pF 或 50 pF 等負載電容條件規定，因此要與包含佈線在內的電容相比較來閱讀。