寫透與寫回的差異：快取寫入方式比較

適用於什麼情況

寫透

簡單性與記憶體永遠最新，比寫入頻寬更重要時。

寫回

效能重要時。尤其對於重複寫入同一列的程式碼，效果很大。

理解度檢測

前往記憶體階層與效能的練習題

相關名詞的解說

寫穿(Write-through)

寫入快取的同時，也寫入下層(主記憶體等)的方式。下層始終保持最新，但寫入的通訊量多，因此與寫入緩衝區組合使用。

快取記憶體

設置在 CPU 附近的高速、小容量記憶體。保存常用資料，以緩和與主記憶體之間的速度差。主要由 SRAM 製成。

快取一致性

在多核心 CPU 中，各核心的快取內有相同位址的資料時，維持其內容一致性的機制。當某個核心改寫時，藉由讓其他核心的舊副本失效等方式來實現。

快取行

快取與下層之間讀寫資料的單位。也稱為快取區塊。多數CPU為64位元組，位址的低位元表示行內的位置(位移)。

相關的比較

• 直接映射、組相聯、全相聯的差異：快取架構比較以區塊可放置的位置、標籤比較、速度、成本、衝突未命中與用途等面向，用表格比較直接映射、組相聯、全相聯的快取。
• CPU 與 GPU 的差異：結構、擅長的運算、用途比較從設計目的、核心數、執行模型、快取、記憶體頻寬、分支、資料傳輸與擅長的運算等面向，以表格比較 CPU 與 GPU。
• DRAM 與 SRAM 的差異：結構、速度、成本、用途比較從單元結構、更新、速度、積體度、成本、耗電量與用途等面向，以表格比較 DRAM 與 SRAM，並說明各自適用的時機。
• 馮紐曼架構與哈佛架構的差異：比較指令與資料的處理以記憶體、匯流排、傳輸量、靈活性、複雜度、代表性裝置與修正式哈佛架構等面向，用表格比較馮紐曼架構與哈佛架構。
• I2C、SPI、UART 的差異：佈線、速度、使用時機比較從佈線數量、時脈、速度、連接形態、位址、錯誤偵測與在微控制器上的主要用途等面向，以表格比較 I2C、SPI、UART。
• Verilog 與 VHDL 的差異：兩種硬體描述語言比較從來歷、語法、型別、大小寫、驗證功能、使用領域與選擇方式等面向，以表格比較 Verilog 與 VHDL。