IC 설계 흐름과 EDA

아날로그 회로 설계에서 제조 편차에 의한 트랜지스터 특성의 변화를 무작위로 여러 번 부여하여 시뮬레이션하고 성능 분포와 수율을 추정하는 기법은 무엇인가?

  1. A몬테카를로 시뮬레이션
  2. B논리 합성
  3. C다이싱
정답과 해설 보기

정답: A. 몬테카를로 시뮬레이션

몬테카를로 시뮬레이션에서는 PDK의 편차 모델에 기반하여 문턱 전압 등의 파라미터를 난수로 바꿔 가며 회로 시뮬레이션을 수백, 수천 번 반복합니다. 오프셋 전압이나 이득 등의 분포로부터 규격을 만족하는 비율(파라메트릭 수율)을 추정할 수 있습니다. SRAM 셀처럼 수백만 개 중 하나도 실패해서는 안 되는 회로에서는 드문 실패를 효율적으로 추정하는 기법도 사용됩니다.

  • A. 맞습니다. 편차를 난수로 부여하여 반복하는 시뮬레이션입니다.
  • B. 논리 합성은 RTL에서 게이트 회로를 생성하는 공정입니다.
  • C. 다이싱은 웨이퍼를 절단하는 공정입니다.
이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 회로의 논리 시뮬레이션 방식 중 신호 값이 변화했을 때(이벤트)에만 그 영향을 받는 부분을 계산하는 방식은 무엇인가?
  2. 트랜지스터를 빼곡히 깔아 둔 공통 기반(마스터)을 미리 만들어 두고, 배선층만 품종별로 설계하여 제조하는 방식은 무엇인가?
  3. SystemVerilog를 사용한 검증에서 재사용하기 쉬운 테스트 환경(테스트벤치)을 구성하기 위한 표준 방법론은 무엇인가?
  4. 레이아웃 검증에서 입력 단자가 플로팅(어디에도 연결되지 않은 상태)되어 있지 않은지, 전원끼리 단락되지 않았는지 등 전기적 연결 오류를 조사하는 검사는 무엇인가?
  5. 설계가 만족해야 할 성질(예: '요청이 오면 3사이클 이내에 응답한다')을 기술해 두고 시뮬레이션 중이나 형식 검증에서 자동으로 검사하게 하는 기법은 무엇인가?

이 분야의 비교