첨단 트랜지스터(FinFET과 GAA)

같은 칩 안에서 문턱 전압이 다른 여러 종류의 트랜지스터를 구분해서 사용하는 목적으로 올바른 것은?

  1. A칩을 장식하기 위해
  2. B속도가 필요한 부분에는 낮은 문턱값, 누설을 억제하고 싶은 부분에는 높은 문턱값의 트랜지스터를 사용하여 성능과 소비전력을 양립하기 위해
  3. C문턱 전압을 측정할 수 없게 하기 위해
정답과 해설 보기

정답: B. 속도가 필요한 부분에는 낮은 문턱값, 누설을 억제하고 싶은 부분에는 높은 문턱값의 트랜지스터를 사용하여 성능과 소비전력을 양립하기 위해

문턱 전압이 낮은 트랜지스터는 빠른 반면 누설이 크며, 0.1 V 낮추면 누설은 1자릿수 이상 늘어납니다. 그래서 같은 칩에 LVT·SVT·HVT 등 여러 문턱값의 트랜지스터를 준비하고, 타이밍에 여유가 없는 경로에만 낮은 문턱값을 사용하고 나머지는 높은 문턱값으로 합니다. 설계 툴이 타이밍 해석 결과를 보고 자동으로 교체하여 성능을 유지하면서 대기 전력을 크게 줄입니다.

이 분야 연습하기 분야로 돌아가기

첨단 트랜지스터(FinFET과 GAA)의 다른 문제

  1. 게이트를 절연막으로 덮어 두어 컨택트의 위치가 다소 어긋나도 게이트와 단락되지 않게 하는 기술은?
  2. pMOS의 채널 재료로 실리콘 대신 SiGe나 게르마늄이 검토·채택되고 있는 이유는?
  3. 트랜지스터의 층을 웨이퍼 위에 차례로 쌓아 만드는, 칩 접합에 의하지 않는 3차원 집적 방식은?
  4. FinFET(Intel은 Tri-Gate라고 불렀다)을 처음으로 양산 로직 제품에 채택한 기업과 세대의 조합으로 올바른 것은?
  5. GAA(나노시트)형 트랜지스터를 세계 최초로 양산에 채택했다고 발표한 기업과 세대의 조합으로 올바른 것은?

이 분야의 비교