Français
Menu

Hiérarchie mémoire

Combien de fois environ le temps d’accès à la DRAM de la mémoire principale est-il supérieur au temps de succès du cache L1 ? (CPU typique de PC ou de serveur)

  1. A2 à 3 fois
  2. BQuelques dizaines à 100 fois environ
  3. CPlus de 100 000 fois
Afficher la réponse et l'explication

Réponse : B. Quelques dizaines à 100 fois environ

Un succès L1 ne prend que quelques cycles (environ 1 ns), tandis qu’un accès à la DRAM de la mémoire principale prend quelques dizaines à 100 ns environ, soit un écart de quelques dizaines à 100 fois. Pour un CPU fonctionnant à plusieurs GHz, cela représente une attente de plusieurs centaines de cycles ; la hiérarchie de caches et le préchargement sont donc indispensables aux performances. Avec un facteur 2 à 3, les caches seraient bien moins importants. Plus de 100 000 fois correspond plutôt à l’écart avec un SSD ou un disque dur, et non à la DRAM.

S'entraîner sur ce thème Retour au thème

Autres questions sur Hiérarchie mémoire

  1. Quel est le rôle du bit de validité (valid bit) associé à chaque ligne de cache ?
  2. Quel est l’effet principal d’un cache de victimes, petit tampon totalement associatif qui conserve temporairement les lignes évincées du cache L1 ?
  3. Dans un cache multiniveau où un cache L2 est placé sous le cache L1, quel est le rôle principal du cache L2 ?
  4. Quelle est la caractéristique d’un schéma inclusif, dans lequel le cache inférieur (L2, etc.) contient tout le contenu du cache supérieur (L1) ?
  5. Quel changement se produit lors du passage d’un cache à correspondance directe à un cache associatif par ensembles ?

Comparatifs sur ce thème