Français
Menu

CPU et architecture

Quelle combinaison correspond à la classification des défauts de cache dite des « trois C » ?

  1. ADéfaut d'écriture, défaut de lecture, défaut de branchement
  2. BDéfaut d'horloge, défaut de tension, défaut de température
  3. CDéfaut obligatoire, défaut de capacité, défaut de conflit
Afficher la réponse et l'explication

Réponse : C. Défaut obligatoire, défaut de capacité, défaut de conflit

Les défauts de cache se classent en défauts obligatoires (Compulsory), survenant au premier accès, défauts de capacité (Capacity), dus à une éviction par manque de place, et défauts de conflit (Conflict), dus à la compétition pour un même ensemble. Les remèdes diffèrent selon la cause : lignes plus grandes ou préchargement pour les défauts obligatoires, cache plus grand pour les défauts de capacité, associativité accrue pour les défauts de conflit.

S'entraîner sur ce thème Retour au thème

Autres questions sur CPU et architecture

  1. Dans un processeur à exécution dans le désordre, quel mécanisme valide (retire) dans l'ordre original du programme les résultats des instructions exécutées dans le désordre ?
  2. Quel est le principal objectif du renommage de registres dans un processeur à exécution dans le désordre ?
  3. Quelle organisation, utilisée notamment dans les accélérateurs d'IA, dispose de nombreuses unités de multiplication-accumulation en grille et calcule des produits matriciels en faisant circuler les données d'une unité à sa voisine ?
  4. Quel modèle représente graphiquement, avec l'intensité arithmétique (opérations par octet) en abscisse, si les performances d'un programme sont limitées par la puissance de calcul ou par la bande passante mémoire ?
  5. Quel est le principal objectif du traitement en pipeline d'un processeur ?

Comparatifs sur ce thème