Gegevens die binnenkort waarschijnlijk nodig zijn al vóór de aanvraag in de cache laden. Er is een hardwaremethode waarbij de hardware regelmaat in de toegangen herkent en een softwaremethode waarbij dit met instructies wordt aangegeven.
Japanse benaming: プリフェッチ
“Prefetching” komt voor in 7 oefenvragen uit 2 onderwerpen, bijv. Geheugenhiërarchie en prestaties, DRAM.
Vakgebied: Geheugenhiërarchie en prestaties
Antwoord: A. Een array met een vaste stap (stride) achtereenvolgens lezen
Een hardware-prefetcher herkent regelmaat in de adressen van voorgaande toegangen (opeenvolgend of met vaste stap), voorspelt het volgende adres en leest dit vooraf in. Een array met vaste stride lezen is goed te voorspellen en levert een groot effect. Bij een gekoppelde lijst is het adres van het volgende element pas bekend nadat het huidige is gelezen, zodat er geen regelmaat is en voorspellen onmogelijk is. Ook raadplegingen van een hashtabel met willekeurige sleutels hebben geen regelmaat in de adressen, dus is het effect klein.
Tegenmaatregelen zijn onder meer caches in meerdere niveaus, parallelle toegang tot het geheugen, prefetching, geheugen met brede bandbreedte zoals HBM en processing-in-memory, waarbij berekeningen dicht bij het geheugen worden uitgevoerd.
Hoe heet de prestatiebeperking die ontstaat doordat verbete…Misses kunnen wel worden verminderd door data vóór het moment van gebruik met prefetching in te lezen, of door grotere regels te gebruiken zodat nabijgelegen data in één keer worden binnengehaald.
Welke maatregel is effectief om cachemisses te verminderen …Prefetching heeft geen zin als het inlezen uit het geheugen niet is voltooid voordat de data nodig zijn.
Welke uitspraak over de prefetch-afstand (hoe ver vooruit d…Voor een CPU die op enkele GHz draait komt dit overeen met een wachttijd van honderden cycli, zodat cachehiërarchie en prefetching onmisbaar zijn voor de prestaties.
Hoeveel keer zo lang duurt een toegang tot het hoofdgeheuge…Bij een array is het volgende adres uit te rekenen, zodat prefetching en overlappende misses werken.
Waarom is het doorlopen van bovenstaande gekoppelde lijst d…Cacheregel (cache line) Memory wall HBM (high bandwidth memory) Compulsory miss Capaciteitsmiss (capacity miss) Conflictmiss (conflict miss) Direct-mapped cache Fully associative Gemiddelde geheugentoegangstijd (AMAT) Loop blocking (tiling)