Interfaces d'E/S et bus

Quel est le rôle du circuit de récupération d'horloge et de données (CDR) côté réception d'une transmission série rapide ?

  1. AAmplifier l'horloge envoyée par l'émetteur sur une ligne séparée
  2. BExtraire la synchronisation d'horloge des transitions du signal de données reçu et décider de la valeur des bits à cet instant
  3. CDétecter les erreurs dans les données reçues et demander une retransmission à l'émetteur
Afficher la réponse et l'explication

Réponse : B. Extraire la synchronisation d'horloge des transitions du signal de données reçu et décider de la valeur des bits à cet instant

Si l'horloge est envoyée sur une ligne séparée, un décalage apparaît par rapport aux lignes de données. En transmission série rapide, le circuit CDR observe les instants où les données passent de 0 à 1 ou inversement, génère par PLL notamment une horloge de même fréquence et de même phase, et décide de la valeur des données au milieu de chaque bit. Les données doivent donc contenir des transitions suffisamment fréquentes, ce que le codage garantit.

S'entraîner sur ce thème Retour au thème

Autres questions sur Interfaces d'E/S et bus

  1. Quel est l'objectif du codage 8b/10b (qui transmet 8 bits de données sous forme d'un code de 10 bits) utilisé en transmission série ?
  2. Pour une liaison utilisant le codage 8b/10b dont le débit de signal est de 5 Gb/s, quel est le débit utile de données ?
  3. Quelle valeur est la plus proche de l'efficacité du codage 128b/130b adopté à partir de PCI Express 3.0 ?
  4. Quelle description d'une « voie » (lane) PCI Express est correcte ?
  5. Quelle valeur est la plus proche de la bande passante utile unidirectionnelle d'une liaison x16 en PCI Express 3.0 (8 GT/s par voie, codage 128b/130b) ?

Comparatifs sur ce thème