Français
Menu

Test et inspection

Quelle description du modèle de faute de collage (stuck-at), utilisé pour le test des circuits logiques, est correcte ?

  1. AUne faute qui ralentit la propagation du signal
  2. BUne faute dans laquelle la valeur d'une ligne de signal reste figée à 0 ou à 1
  3. CUne faute qui fait monter la température de la puce
Afficher la réponse et l'explication

Réponse : B. Une faute dans laquelle la valeur d'une ligne de signal reste figée à 0 ou à 1

Le modèle de collage suppose qu'une ligne de signal du circuit est figée en permanence à 0 (collage à 0) ou à 1 (collage à 1) ; pour n lignes de signal, 2n fautes sont considérées. Malgré sa simplicité, il représente de nombreux défauts physiques tels que les courts-circuits et les coupures, et constitue la base de l'ATPG et de l'évaluation de la couverture de fautes. Les fautes de ralentissement du signal relèvent du modèle de faute de délai, et l'élévation de température n'est pas un modèle de faute.

S'entraîner sur ce thème Retour au thème

Autres questions sur Test et inspection

  1. Quelle est la définition de la couverture de fautes (fault coverage) d'un ensemble de vecteurs de test ?
  2. Que désigne le KGD (Known Good Die), important lors du montage de plusieurs puces dans un même boîtier ?
  3. Comment appelle-t-on la technique consistant à mesurer simultanément plusieurs puces avec un testeur afin de réduire le coût du test ?
  4. Comment appelle-t-on la génération automatique, à partir de la netlist d'un circuit, de vecteurs de test destinés à détecter les fautes ?
  5. Comment appelle-t-on le test qui détecte des défauts tels que les fautes de pontage en mesurant le courant d'alimentation d'un circuit CMOS au repos ?