Quel est le montage correct des transistors d’une porte NAND CMOS à deux entrées ?

Réponse : B. Deux pMOS en parallèle et deux nMOS en série

La sortie d’une NAND ne vaut 0 que si les deux entrées valent 1 ; on place donc les nMOS en série entre la sortie et la masse, pour que la sortie ne soit reliée à 0 que si les deux sont passants. Entre la sortie et l’alimentation, les pMOS sont en parallèle et relient la sortie à 1 dès qu’une entrée vaut 0. La dualité des réseaux de tirage vers le haut et vers le bas est le principe de base de la logique CMOS ; la NOR en est l’inverse. Les éléments en série étant plus lents, la NAND, qui met en série les nMOS à forte mobilité, est plus rapide que la NOR et plus utilisée.