Interfaces d'E/S et bus

Quelle combinaison correspond aux trois protocoles constituant CXL ?

  1. ACXL.usb, CXL.sata, CXL.hdmi
  2. BCXL.read, CXL.write, CXL.erase
  3. CCXL.io (entrées-sorties équivalentes à PCI Express), CXL.cache (le périphérique met en cache la mémoire du CPU), CXL.mem (le CPU utilise la mémoire du périphérique)
Afficher la réponse et l'explication

Réponse : C. CXL.io (entrées-sorties équivalentes à PCI Express), CXL.cache (le périphérique met en cache la mémoire du CPU), CXL.mem (le CPU utilise la mémoire du périphérique)

CXL.io est une communication quasi identique à PCI Express, utilisée pour la découverte, la configuration et les interruptions des périphériques. CXL.cache permet à un accélérateur de placer dans son propre cache la mémoire côté CPU tout en préservant la cohérence de cache. CXL.mem permet au CPU de lire et écrire la mémoire du périphérique comme une mémoire ordinaire. Un dispositif d'extension mémoire utilise CXL.io et CXL.mem, tandis qu'un accélérateur peut utiliser les trois.

S'entraîner sur ce thème Retour au thème

Autres questions sur Interfaces d'E/S et bus

  1. Quel est le rôle des égaliseurs (CTLE, DFE, etc.) utilisés dans les circuits de réception de transmission série rapide ?
  2. Quelle affirmation concernant le diagramme de l'œil, qui sert à évaluer la qualité d'un signal série rapide, est correcte ?
  3. Plus le débit série augmente, plus il devient difficile de transmettre le signal sur une piste de carte de même longueur, et l'on insère parfois des retimers. Quelle en est la principale raison ?
  4. Que signifie l'exigence « taux d'erreur binaire (BER) inférieur ou égal à 10 puissance moins 12 » pour une transmission série rapide ?
  5. Pour les pistes de signaux rapides, quel est l'objectif de l'adaptation de l'impédance caractéristique de la piste à celle des circuits d'émission et de réception ?

Comparatifs sur ce thème