介面與匯流排規格

構成CXL的3種協定之組合,下列何者正確?

  1. ACXL.usb、CXL.sata、CXL.hdmi
  2. BCXL.read、CXL.write、CXL.erase
  3. CCXL.io(相當於PCI Express的輸入輸出)、CXL.cache(裝置快取CPU的記憶體)、CXL.mem(CPU使用裝置的記憶體)
查看答案與解析

正確答案:C. CXL.io(相當於PCI Express的輸入輸出)、CXL.cache(裝置快取CPU的記憶體)、CXL.mem(CPU使用裝置的記憶體)

CXL.io是用於裝置的探索與設定、中斷等,與PCI Express幾乎相同的通訊。CXL.cache用於讓加速器在維持快取一致性的情況下,將CPU端的記憶體放入自己的快取。CXL.mem用於讓CPU像讀寫一般記憶體一樣讀寫裝置的記憶體。記憶體擴充裝置會使用CXL.io與CXL.mem,加速器則可能使用全部3種。

  • A. 只是排列了其他外部介面的名稱。
  • B. 名稱像是快閃記憶體的操作,但不是CXL的協定。
  • C. 正確。依用途組合使用。
練習這個領域 前往領域頁面

介面與匯流排規格的其他題目

  1. 下列關於高速串列傳輸接收電路所使用的等化器(CTLE、DFE等)之作用,何者正確?
  2. 下列關於檢視高速串列訊號品質的眼圖(eye pattern,eye diagram),何者正確?
  3. 序列傳輸的速度越高,在相同長度的電路板配線上傳送訊號就越困難,有時需要在途中加入重定時器(retimer)等。其主要原因為何?
  4. 當高速串列傳輸要求「位元錯誤率(BER)為10的負12次方以下」時,其意義下列何者正確?
  5. 在高速訊號的配線中,使配線的特性阻抗與收發電路匹配(阻抗匹配)的目的,下列何者正確?

這個領域的比較