Schnittstellen und Busstandards

Welche Kombination bildet die drei Protokolle, aus denen CXL besteht?

  1. ACXL.usb, CXL.sata, CXL.hdmi
  2. BCXL.read, CXL.write, CXL.erase
  3. CCXL.io (Ein-/Ausgabe entsprechend PCI Express), CXL.cache (das Gerät cacht Speicher der CPU), CXL.mem (die CPU nutzt Speicher des Geräts)
Antwort und Erläuterung anzeigen

Antwort: C. CXL.io (Ein-/Ausgabe entsprechend PCI Express), CXL.cache (das Gerät cacht Speicher der CPU), CXL.mem (die CPU nutzt Speicher des Geräts)

CXL.io ist eine Kommunikation, die nahezu der von PCI Express entspricht und für Geräteerkennung, Konfiguration und Interrupts dient. CXL.cache wird verwendet, damit ein Beschleuniger Speicher der CPU-Seite unter Wahrung der Cache-Kohärenz in seinem eigenen Cache halten kann. CXL.mem dient dazu, dass die CPU den Speicher des Geräts wie normalen Speicher liest und schreibt. Geräte zur Speichererweiterung verwenden CXL.io und CXL.mem, Beschleuniger mitunter alle drei.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Schnittstellen und Busstandards

  1. Welche Aufgabe haben Equalizer (CTLE, DFE usw.) in Empfangsschaltungen schneller serieller Übertragung?
  2. Welche Aussage zum Augendiagramm (Eye Diagram) zur Beurteilung der Qualität schneller serieller Signale ist richtig?
  3. Je höher die Geschwindigkeit der seriellen Übertragung, desto schwerer lässt sich ein Signal über Leiterbahnen gleicher Länge auf der Platine senden, und mitunter werden Retimer o. Ä. eingefügt. Was ist der Hauptgrund?
  4. Was bedeutet die Anforderung „Bitfehlerrate (BER) höchstens 10 hoch minus 12“ bei schneller serieller Übertragung?
  5. Was ist der Zweck, bei Leitungen für schnelle Signale die Wellenimpedanz der Leitung an die Sende- und Empfangsschaltungen anzupassen (Impedanzanpassung)?

Vergleiche zu diesem Thema