Interfaces d'E/S et bus

Pourquoi la correction d'erreurs (FEC) devient-elle plus importante avec la PAM4 qu'avec la NRZ ?

  1. AParce que la PAM4 ne permet pas d'extraire l'horloge, si bien qu'une erreur survient à chaque fois
  2. BParce que 4 niveaux sont placés dans la même amplitude, l'écart entre niveaux est réduit à environ 1/3 et le bruit provoque plus facilement des erreurs binaires
  3. CParce que le signal PAM4 est chiffré et que les erreurs de déchiffrement doivent être corrigées
Afficher la réponse et l'explication

Réponse : B. Parce que 4 niveaux sont placés dans la même amplitude, l'écart entre niveaux est réduit à environ 1/3 et le bruit provoque plus facilement des erreurs binaires

À excursion de tension égale, la NRZ à deux niveaux dispose de toute l'excursion entre 0 et 1, alors qu'en PAM4 à quatre niveaux l'écart entre niveaux voisins est réduit à environ 1/3. La marge de bruit diminuant d'environ 9,5 dB, les erreurs binaires deviennent plus probables. PCI Express 6.0 ajoute donc un code de correction d'erreurs léger, qui corrige côté réception les petites erreurs avant utilisation.

S'entraîner sur ce thème Retour au thème

Autres questions sur Interfaces d'E/S et bus

  1. Que se passe-t-il si l'on insère un SSD PCI Express x4 dans un connecteur de longueur x16 de la carte mère (en supposant que le connecteur est câblé pour x4 ou plus) ?
  2. Quelle description de la topologie de PCI Express est correcte ?
  3. Quelle description du mécanisme de communication de PCI Express est correcte ?
  4. Que fait la couche liaison de données de PCI Express face aux erreurs binaires survenant en transmission ?
  5. Quel mécanisme permet au CPU de lire et écrire les registres et la mémoire d'un périphérique PCI Express ?

Comparatifs sur ce thème