I/O 인터페이스와 버스

PAM4를 사용하면 NRZ에 비해 오류 정정(FEC)이 더 중요해지는 이유로 올바른 것은 무엇입니까?

  1. APAM4에서는 클록을 추출할 수 없어 오류가 매번 발생하기 때문
  2. B같은 진폭 안에 4단계를 넣으므로 단계 간 간격이 약 1/3이 되어 잡음에 의해 비트를 틀리기 쉬워지기 때문
  3. CPAM4 신호는 암호화되어 있어서 복호 오류를 고쳐야 하기 때문
정답과 해설 보기

정답: B. 같은 진폭 안에 4단계를 넣으므로 단계 간 간격이 약 1/3이 되어 잡음에 의해 비트를 틀리기 쉬워지기 때문

전압 진폭이 같다면, 2단계인 NRZ에서는 0과 1 사이에 진폭 전체만큼의 간격이 있지만, 4단계인 PAM4에서는 인접한 단계와의 간격이 약 1/3이 됩니다. 잡음 여유가 대략 9.5 dB 작아지므로 비트 오류가 발생하기 쉬워집니다. 그래서 PCI Express 6.0에서는 가벼운 오류 정정 부호를 추가하고, 수신 측에서 작은 오류를 고친 뒤에 사용합니다.

  • A. PAM4에서도 클록은 추출할 수 있습니다.
  • B. 올바릅니다. 잡음 여유가 작아집니다.
  • C. 암호화와는 관계가 없습니다.
이 분야 연습하기 분야로 돌아가기

I/O 인터페이스와 버스의 다른 문제

  1. x4 PCI Express SSD를 메인보드의 x16 길이 슬롯에 꽂으면 어떻게 됩니까(슬롯이 x4 이상의 배선을 가진다고 가정합니다)?
  2. PCI Express의 구성에 대해 올바른 것은 무엇입니까?
  3. PCI Express의 통신 방식으로 올바른 것은 무엇입니까?
  4. PCI Express의 데이터 링크 계층이 전송 중 비트 오류에 대해 수행하는 일로 올바른 것은 무엇입니까?
  5. PCI Express 기기의 레지스터나 메모리를 CPU에서 읽고 쓸 수 있게 하는 구조로 올바른 것은 무엇입니까?

이 분야의 비교