Sécurité matérielle : évolutions récentes

L'état du cycle de vie d'une puce de sécurité est géré par étapes, comme le test, la production et l'analyse des pièces défectueuses retournées (RMA). Quelle est la façon appropriée de gérer le passage de l'état de production à l'état RMA en vue d'une analyse de défaillance ?

  1. APour faciliter l'analyse, ouvrir toutes les fonctions de test et de débogage en conservant les clés et les données utilisateur employées en production
  2. BEffacer ou rendre inutilisables les secrets comme les clés employées en production avant d'ouvrir les fonctions d'analyse, et rendre impossible le retour à l'état de production
  3. CRemettre à l'état de production une puce passée à l'état RMA dès la fin de l'analyse, afin de pouvoir l'expédier de nouveau comme neuve
Afficher la réponse et l'explication

Réponse : B. Effacer ou rendre inutilisables les secrets comme les clés employées en production avant d'ouvrir les fonctions d'analyse, et rendre impossible le retour à l'état de production

L'analyse de défaillance exige d'ouvrir de puissantes fonctions de test et de débogage, mais le faire tel quel expose les clés et les données utilisateur employées en production à une lecture. La procédure de passage à l'état RMA efface donc les secrets de production ou coupe les chemins qui les utilisent, et les fonctions d'analyse ne deviennent disponibles qu'ensuite. Si les transitions d'état sont enregistrées en OTP ou en eFuse de façon à être à sens unique, et que la puce ne peut pas revenir de l'état RMA à la production, une puce ouverte pour analyse ne se retrouve jamais en circulation. Les conceptions publiques de racine de confiance comme OpenTitan définissent aussi ce type de gestion des états du cycle de vie.

S'entraîner sur ce thème Retour au thème

Autres questions sur Sécurité matérielle : évolutions récentes

  1. Quelle association est correcte entre la raison pour laquelle les chaînes de scan du test par scan peuvent devenir un chemin d'attaque dans une puce qui effectue des traitements cryptographiques et une contre-mesure correspondante ?
  2. Quelle est la principale raison pour laquelle une puce dysfonctionne sous l'effet d'un glitch de tension qui abaisse un instant la tension d'alimentation ?
  3. Pour une attaque par injection de fautes, quelle association des caractéristiques des méthodes par laser et des méthodes par impulsions électromagnétiques est correcte ?
  4. Une tentative d'injection de fautes réussit avec une probabilité de 0,1 % à chaque fois, et les résultats des tentatives sont indépendants. Quelle valeur est la plus proche de la probabilité d'au moins un succès en 1000 tentatives ?
  5. Supposons qu'une vérification de signature du firmware soit sautée par une seule tentative d'injection de fautes avec une probabilité de 1/1000. La même vérification est désormais effectuée à deux endroits, de sorte que l'attaque ne réussit que si les deux sont sautées. Si une tentative peut viser les deux endroits à la fois et que chacun est sauté indépendamment avec une probabilité de 1/1000, quelle est l'espérance du nombre de tentatives jusqu'au succès de l'attaque ?