Aktuelle Entwicklungen der Hardwaresicherheit

Der Lebenszykluszustand eines Sicherheitschips wird in Stufen wie Test, Produktion und Fehleranalyse zurückgesandter Teile (RMA) verwaltet. Wie ist der Übergang vom Produktionszustand in den RMA-Zustand für eine Fehleranalyse angemessen zu handhaben?

  1. AUm die Analyse zu erleichtern, werden alle Test- und Debugfunktionen geöffnet, während die im Produktivbetrieb verwendeten Schlüssel und Nutzerdaten erhalten bleiben
  2. BGeheimnisse wie die im Produktivbetrieb verwendeten Schlüssel werden gelöscht oder unbrauchbar gemacht, bevor die Analysefunktionen geöffnet werden, und eine Rückkehr in den Produktionszustand wird unmöglich gemacht
  3. CEin in den RMA-Zustand versetzter Chip wird nach Abschluss der Analyse sofort in den Produktionszustand zurückversetzt, damit er erneut als Neuware ausgeliefert werden kann
Antwort und Erläuterung anzeigen

Antwort: B. Geheimnisse wie die im Produktivbetrieb verwendeten Schlüssel werden gelöscht oder unbrauchbar gemacht, bevor die Analysefunktionen geöffnet werden, und eine Rückkehr in den Produktionszustand wird unmöglich gemacht

Die Fehleranalyse erfordert das Öffnen leistungsfähiger Test- und Debugfunktionen, doch ohne weitere Vorkehrungen könnten dabei die im Produktivbetrieb verwendeten Schlüssel und Nutzerdaten ausgelesen werden. Daher löscht das Verfahren für den Übergang in den RMA-Zustand die Geheimnisse des Produktivbetriebs oder kappt die Pfade, die sie nutzen, und die Analysefunktionen werden erst danach verfügbar. Werden die Zustandsübergänge in OTP-Speicher oder eFuses festgehalten, sodass sie nur in eine Richtung verlaufen und der Chip aus dem RMA-Zustand nicht in die Produktion zurückkehren kann, gelangt ein für die Analyse geöffneter Chip nie wieder in Umlauf. Auch veröffentlichte Entwürfe für einen Root of Trust wie OpenTitan legen eine solche Verwaltung der Lebenszykluszustände fest.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Aktuelle Entwicklungen der Hardwaresicherheit

  1. Welche Kombination aus dem Grund, warum Scan-Ketten für den Scan-Test in einem Chip mit kryptografischer Verarbeitung zum Angriffsweg werden können, und einer Gegenmaßnahme ist richtig?
  2. Was ist der Hauptgrund, warum ein Chip bei einem Spannungs-Glitch, der die Versorgungsspannung nur für einen Augenblick absenkt, fehlerhaft arbeitet?
  3. Welche Kombination der Merkmale ist richtig, wenn ein Fault-Injection-Angriff mit einem Laser bzw. mit elektromagnetischen Pulsen ausgeführt wird?
  4. Ein Fault-Injection-Versuch gelinge mit einer Wahrscheinlichkeit von 0,1 % pro Versuch, und die Ergebnisse der Versuche seien voneinander unabhängig. Welcher Wert liegt der Wahrscheinlichkeit, bei 1000 Versuchen mindestens einmal erfolgreich zu sein, am nächsten?
  5. Die Wahrscheinlichkeit, dass ein einzelner Fault-Injection-Versuch die Signaturprüfung einer Firmware überspringen lässt, sei 1/1000. Dieselbe Prüfung wird nun an zwei Stellen ausgeführt, sodass der Angriff nur gelingt, wenn beide übersprungen werden. Lassen sich mit einem Versuch beide Stellen zugleich angreifen und wird jede unabhängig mit der Wahrscheinlichkeit 1/1000 übersprungen, wie hoch ist dann der Erwartungswert der Zahl der Versuche bis zum erfolgreichen Angriff?