Hardwarebeschreibungssprachen und Verifikation

Welche Aufgabe haben bei der HDL-Verifikation verwendete Lint-Werkzeuge?

  1. AGeräte, die Flusen (Schmutz) aus dem Chip entfernen
  2. BWerkzeuge, die Simulationswellenformen schön darstellen
  3. CSie untersuchen die Beschreibung ohne Simulation und finden Probleme wie Bitbreitenabweichungen, unbeabsichtigte Latches und nicht synthetisierbare Schreibweisen
Antwort und Erläuterung anzeigen

Antwort: C. Sie untersuchen die Beschreibung ohne Simulation und finden Probleme wie Bitbreitenabweichungen, unbeabsichtigte Latches und nicht synthetisierbare Schreibweisen

Lint-Werkzeuge prüfen HDL-Beschreibungen statisch anhand von Regeln und weisen auf Schreibweisen hin, die zwar syntaktisch korrekt sind, aber leicht Probleme verursachen. Beispiele sind Zuweisungen unterschiedlich breiter Signale, vergessene Einträge in der Sensitivitätsliste, Latch-Ableitung, Mischung von blockierenden und nichtblockierenden Zuweisungen und Fehler im Umgang mit Takten. Da sie ohne erstellte Tests laufen, kann ihr Einsatz schon früh im Entwurf den späteren Verifikationsaufwand verringern.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Hardwarebeschreibungssprachen und Verifikation

  1. Was ist der Hauptzweck, eine Schaltung nach Logiksynthese oder Place-and-Route (Gatterebenen-Netzliste) mit Verzögerungsinformationen zu simulieren?
  2. Wie heißt die Form, in der wie in der obigen Beschreibung der Ausgang einer kombinatorischen Schaltung ohne Flipflop auf den eigenen Eingang zurückgeführt wird, und warum ist sie zu vermeiden?
  3. Wie wird die obige Beschreibung bei Logiksynthese für FPGAs im Allgemeinen behandelt?
  4. Welche Aussage zum Vergleich einer langen Kette aus if-else-if und einer case-Beschreibung mit sich nicht überlappenden Bedingungen in einer kombinatorischen Schaltung ist korrekt?
  5. Welche Aussage zum Unterschied zwischen den Gleichheitsoperatoren „==“ und „===“ in Verilog ist korrekt?

Vergleiche zu diesem Thema