HDL et vérification
Quel est l'avantage d'utiliser always_ff ou always_comb de SystemVerilog à la place du always de Verilog ?
- Aalways_ff double toujours la vitesse du circuit
- Balways_comb rend la simulation inutile
- CL'outil connaît l'intention du concepteur (bascule ou circuit combinatoire) et peut avertir si le circuit diverge de cette intention (verrou, etc.)
Afficher la réponse et l'explication
Réponse : C. L'outil connaît l'intention du concepteur (bascule ou circuit combinatoire) et peut avertir si le circuit diverge de cette intention (verrou, etc.)
Le always de Verilog servant aussi bien aux bascules qu'aux circuits combinatoires ou aux verrous, l'outil ignore l'intention du concepteur. Écrire always_ff exprime l'intention d'une bascule, always_comb celle d'un circuit combinatoire, et l'outil peut émettre un avertissement ou une erreur, par exemple lorsqu'un verrou apparaît à cause d'une condition oubliée. always_comb détermine automatiquement sa sensibilité d'après les signaux lus en interne.