LSI-Entwurfsablauf und EDA

Welches Standardformat beschreibt beim Low-Power-Entwurf die „Power Intent“ wie Versorgungsdomänen, Abschaltung der Versorgung und Pegelwandler getrennt von der Schaltungsbeschreibung?

  1. AUPF (Unified Power Format)
  2. BGDSII
  3. CSPICE-Netzliste
Antwort und Erläuterung anzeigen

Antwort: A. UPF (Unified Power Format)

UPF ist ein Standardformat, das die Entwurfsabsicht der Stromversorgung beschreibt: welcher Block mit welcher Versorgung arbeitet, wann die Versorgung abgeschaltet wird und welche Isolationszellen und Pegelwandler zwischen Domänen platziert werden. Es ist als IEEE 1801 normiert. Da es in einer vom RTL getrennten Datei steht, lässt sich bei gleichem RTL nur die Versorgungskonfiguration ändern, und Werkzeuge für Logiksynthese, Verifikation sowie Platzierung und Verdrahtung können die Versorgungsstruktur durchgängig behandeln.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Wie heißt die Verifikation, die mit speziellen Werkzeugen prüft, ob an Übergabestellen von Signalen zwischen Schaltungen mit unterschiedlichen Takten korrekte Synchronisationsschaltungen vorhanden sind?
  2. Wie heißt das Vorgehen, kleine Korrekturen aus der Spätphase des Entwurfs oder aus der laufenden Fertigung durch teilweise Änderung des vorhandenen Layouts zu berücksichtigen, ohne den gesamten Entwurf zu wiederholen?
  3. Welche Kombination funktionsloser (oder unterstützender) Zellen ist richtig, die bei der Platzierung von Standardzellen gesetzt werden, um Lücken zwischen Zellen zu füllen, Wannenpotenziale festzulegen und Versorgungsrauschen zu unterdrücken?
  4. Wie heißt die Arbeit, bei der Verzögerung und Leistungsaufnahme von Standardzellen unter verschiedenen Bedingungen von Eingangsflankenzeit, Lastkapazität, Spannung und Temperatur per Schaltungssimulation ermittelt und in Tabellen zusammengestellt werden?
  5. Wie heißt das Verfahren der statischen Timing-Analyse, bei dem Verzögerungen mit einem Faktor beaufschlagt werden, um Sicherheitsabstand für die Streuung der Verzögerung von Transistoren und Leitungen je nach Ort auf demselben Chip zu erhalten?

Vergleiche zu diesem Thema