Nederlands
Menu

DRAM

Welke gedachte ligt achter de "8n-prefetch", zoals gebruikt in onder meer DDR4 SDRAM?

  1. AUit de interne celmatrix worden in één keer gegevens van 8 keer de breedte gehaald en op de externe pinnen snel achtereen uitgevoerd
  2. BAcht refreshes worden gezamenlijk uitgevoerd
  3. CDezelfde gegevens worden naar 8 chips geschreven
Antwoord en toelichting tonen

Antwoord: A. Uit de interne celmatrix worden in één keer gegevens van 8 keer de breedte gehaald en op de externe pinnen snel achtereen uitgevoerd

Omdat de werksnelheid van de celmatrix zelf per generatie nauwelijks verandert, leest DDR4 intern met één toegang gegevens ter breedte van 8 keer de pinbreedte (8n) tegelijk en voert die via de snelle externe interface achtereenvolgens uit. De burstlengte is daarom 8. DDR5 heeft 16n-prefetch en verdubbelde zo de externe overdrachtssnelheid zonder de interne snelheid te verhogen. Het mechanisme heeft zich met elke generatie verdubbeld: DDR (2n), DDR2 (4n).

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over DRAM

  1. Welke functie bij DRAM van de DDR-familie plaatst de afsluitweerstand voor het onderdrukken van signaalreflecties binnenin de DRAM-chip en maakt het in- en uitschakelen ervan regelbaar?
  2. Sommige DRAM-cellen laten een gegevensbewaartijd zien die onregelmatig steeds langer en korter wordt. Hoe heet dit verschijnsel?
  3. Wat is de belangrijkste reden dat voor het aansturen van de DRAM-wordlijn een verhoogde spanning (VPP) wordt gebruikt die hoger is dan de voedingsspanning?
  4. Welke opbouw is juist voor een geheugencel van 1 bit van een gewoon DRAM?
  5. Waarom is bij DRAM periodiek verversen (refresh) nodig?

Vergelijkingen bij dit onderwerp