DRAM

DDR4 SDRAM 등에서 사용되는 「8n 프리페치」의 개념으로 올바른 것은?

  1. A내부 셀 어레이에서 한 번에 8배 폭의 데이터를 꺼내, 외부 단자에서 고속으로 차례로 출력한다
  2. B8회 분량의 리프레시를 한꺼번에 수행한다
  3. C8개의 칩에 같은 데이터를 쓴다
정답과 해설 보기

정답: A. 내부 셀 어레이에서 한 번에 8배 폭의 데이터를 꺼내, 외부 단자에서 고속으로 차례로 출력한다

셀 어레이 자체의 동작 속도는 세대가 바뀌어도 거의 변하지 않으므로, DDR4에서는 내부에서 1회 접근으로 단자 폭의 8배(8n) 데이터를 한꺼번에 읽어 내고, 외부의 고속 인터페이스로 차례로 내보냅니다. 그래서 버스트 길이는 8이 됩니다. DDR5는 16n 프리페치로, 내부 속도를 올리지 않고 외부 전송 속도를 2배로 했습니다. DDR(2n), DDR2(4n)와 세대마다 배로 늘려 온 구조입니다.

  • A. 올바릅니다. 내부에서 넓은 폭의 데이터를 읽어 외부에서 고속으로 출력합니다.
  • B. 리프레시를 모으는 구조가 아닙니다.
  • C. 같은 데이터를 여러 칩에 쓰는 구조가 아닙니다.
이 분야 연습하기 분야로 돌아가기

DRAM의 다른 문제

  1. DDR 계열 DRAM에서 신호 반사를 억제하기 위한 종단 저항을 DRAM 칩 내부에 두고 온/오프를 제어할 수 있게 한 기능은?
  2. DRAM 셀 중에는 데이터 유지 시간이 시간에 따라 길어졌다 짧아졌다를 불규칙하게 반복하는 것이 있다. 이 현상을 무엇이라 하는가?
  3. DRAM의 워드라인을 구동하는 전압으로 전원 전압보다 높은 승압 전압(VPP)이 사용되는 주된 이유는?
  4. 일반적인 DRAM의 1비트 메모리 셀 구성으로 올바른 것은?
  5. DRAM에서 주기적인 리프레시 동작이 필요한 이유로 올바른 것은?

이 분야의 비교