Hardwarebeschreibungssprachen und Verifikation
Was ist der Hauptzweck, eine Schaltung nach Logiksynthese oder Place-and-Route (Gatterebenen-Netzliste) mit Verzögerungsinformationen zu simulieren?
- AEine große Zahl von Tests schneller als in der RTL-Simulation auszuführen
- BInitialisierungs- und Reset-Fehler, Unterschiede des Syntheseergebnisses und verzögerungsbedingte Probleme zu prüfen, die in der RTL-Simulation nicht sichtbar sind
- CDie Fläche der Schaltung zu verkleinern
Antwort und Erläuterung anzeigen
Antwort: B. Initialisierungs- und Reset-Fehler, Unterschiede des Syntheseergebnisses und verzögerungsbedingte Probleme zu prüfen, die in der RTL-Simulation nicht sichtbar sind
RTL-Simulation ist schnell, doch Probleme mit unbestimmten Werten werden durch X-Optimismus verdeckt, und es fällt nicht auf, wenn die Synthese eine andere als die beschriebene Schaltung erzeugt. Bei der Gatterebenen-Simulation wird das Verhalten mit den tatsächlich erzeugten Gattern und Flipflops geprüft, und werden Verzögerungen jedes Gatters und jeder Leitung im SDF-Format zugeführt, werden auch verzögerungsbedingte Probleme sichtbar. Sie ist jedoch sehr langsam und wird daher üblicherweise nur mit begrenzten Tests durchgeführt.