Hardwarebeschreibungssprachen und Verifikation

Wie heißt die Form, in der wie in der obigen Beschreibung der Ausgang einer kombinatorischen Schaltung ohne Flipflop auf den eigenen Eingang zurückgeführt wird, und warum ist sie zu vermeiden?

assign a = b & c;
assign b = a | d;
  1. AKombinatorische Schleife; sie kann schwingen oder keinen festen Wert annehmen, und auch die Timing-Analyse wird unmöglich
  2. BPipeline; die Schaltung würde zu schnell
  3. CSchieberegister; Daten gehen verloren
Antwort und Erläuterung anzeigen

Antwort: A. Kombinatorische Schleife; sie kann schwingen oder keinen festen Wert annehmen, und auch die Timing-Analyse wird unmöglich

Bestimmt a den Wert von b und b den von a, kreist der Wert ohne Flipflop mit jeder Gatterverzögerung weiter und schwingt, oder durch Verzögerungsunterschiede wird bestimmt, bei welchem Wert er sich einpendelt. Unter Umständen entsteht unbeabsichtigt auch eine Speicherwirkung wie bei einem Latch. Die statische Timing-Analyse kann Pfade, die einen Ring bilden, nicht behandeln. Wird eine Rückführung benötigt, wird stets ein Flipflop dazwischen gesetzt und der Wert bei jedem Takt aktualisiert.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Hardwarebeschreibungssprachen und Verifikation

  1. Wie wird die obige Beschreibung bei Logiksynthese für FPGAs im Allgemeinen behandelt?
  2. Welche Aussage zum Vergleich einer langen Kette aus if-else-if und einer case-Beschreibung mit sich nicht überlappenden Bedingungen in einer kombinatorischen Schaltung ist korrekt?
  3. Welche Aussage zum Unterschied zwischen den Gleichheitsoperatoren „==“ und „===“ in Verilog ist korrekt?
  4. Welche Aussage zum wesentlichen Unterschied zwischen einer in einer HDL wie Verilog geschriebenen Beschreibung und einem Softwareprogramm, etwa in C, ist korrekt?
  5. Was ist der Zweck von module in Verilog?

Vergleiche zu diesem Thema