LSI-Entwurfsablauf und EDA

Mit welchem Verfahren wird ohne Simulation mathematisch geprüft, dass sich die Logik einer Schaltung durch die Logiksynthese nicht verändert hat?

  1. AFormale Äquivalenzprüfung (Formale Verifikation)
  2. BDRC
  3. CDicing
Antwort und Erläuterung anzeigen

Antwort: A. Formale Äquivalenzprüfung (Formale Verifikation)

Die formale Äquivalenzprüfung ist eine Verifikation, die mit mathematischen Methoden umfassend prüft, ob zwei Schaltungen dieselbe Logikfunktion realisieren. Es müssen keine Testmuster vorbereitet werden, und die Äquivalenz wird für alle Eingabekombinationen garantiert, weshalb das Verfahren vor und nach Logiksynthese, Platzierung und Verdrahtung sowie ECO eingesetzt wird. Alle Kombinationen per Simulation zu testen, ist bereits bei einigen Dutzend Eingangsbits praktisch unmöglich. DRC ist eine Prüfung von Geometrieregeln.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Welche Aussage zum Standardzellen-Entwurf ist richtig?
  2. Welche Eigenschaft von FPGAs ist richtig?
  3. Was ist das Hauptziel der Taktbaumsynthese (CTS) beim Place and Route?
  4. Welche Bedeutung hat „IP (IP-Core)“ im LSI-Entwurf?
  5. Welche Timing-Verletzung liegt vor, wenn sich ein Signal in der statischen Timing-Analyse unmittelbar nach der Taktflanke zu schnell ändert und das Flipflop den vorherigen Wert nicht mehr korrekt halten kann?

Vergleiche zu diesem Thema