LSI-Entwurfsablauf und EDA
Welche Aussage zu DRC (Design Rule Check) bei der Layoutverifikation ist richtig?
- AEs wird geprüft, ob die Verbindungen von Schaltplan und Layout übereinstimmen
- BEs wird geprüft, ob das Layout Fertigungsregeln wie minimale Leiterbahnbreite und Abstände einhält
- CDie logische Funktion des RTL wird per Simulation verifiziert
Antwort und Erläuterung anzeigen
Antwort: B. Es wird geprüft, ob das Layout Fertigungsregeln wie minimale Leiterbahnbreite und Abstände einhält
DRC ist die Verifikation, ob die Layoutgeometrien gegen Entwurfsregeln verstoßen, die sich aus dem Fertigungsprozess ergeben, wie minimale Leiterbahnbreite, Abstand, Überlappung und Dichte. Bei fortschrittlichen Prozessen umfassen die Regeln mehrere tausend und werden automatisch mit Werkzeugen geprüft. Die Übereinstimmung der Verbindungen von Schaltplan und Layout wird mit LVS (Layout Versus Schematic) geprüft, die logische Funktion per Simulation. DRC und LVS werden stets vor der Ausgabe der Maskendaten durchgeführt.