IC 설계 흐름과 EDA
코너 조건에서 최악의 값을 조합하는 대신 지연의 편차를 확률 분포로 다루어 타이밍을 만족할 확률을 구하는 분석 기법은 무엇인가?
- ADRC
- B논리 시뮬레이션
- C통계적 정적 타이밍 분석(SSTA)
정답과 해설 보기
정답: C. 통계적 정적 타이밍 분석(SSTA)
코너에 의한 분석은 모든 편차가 동시에 최악이 되는 경우를 가정하므로 여유를 과하게 잡는 일이 있습니다. SSTA에서는 각 요소의 지연을 확률 분포로 다루고 위치에 따른 상관도 고려하여 경로 지연의 분포를 구함으로써 타이밍을 만족할 확률을 보다 현실적으로 평가합니다. 단수가 많은 경로에서는 랜덤 편차가 평균화되므로 과도한 여유를 줄일 수 있습니다.
- A. DRC는 레이아웃 도형 규칙의 검사입니다.
- B. 논리 시뮬레이션은 입력에 대한 회로 동작을 확인하는 방법입니다.
- C. 맞습니다. 편차를 확률 분포로 다루는 타이밍 분석입니다.