클록 게이팅과 파워 게이팅의 차이점 정리
둘 다 사용하지 않는 회로의 전력을 줄이는 저전력 설계 기법이지만, 멈추는 대상이 다릅니다. 클록 게이팅은 레지스터로 가는 클록을 멈춰 신호 전환을 없애고 동적 전력을 줄입니다. 전원은 켜진 채이므로 상태가 유지되고, 1~수 사이클 만에 바로 재개할 수 있습니다. 파워 게이팅은 블록의 전원을 스위치로 끊어 동적 전력에 더해 누설 전류에 의한 정적 전력도 거의 없앨 수 있습니다. 대신 상태가 사라지므로 저장하는 구조가 필요하고, 복귀에도 시간이 걸립니다.
| 비교 항목 | 클록 게이팅 | 파워 게이팅 |
|---|---|---|
| 줄이는 전력 | 동적 전력(클록 배선, 플립플롭, 그 뒤 논리의 전환) | 정적 전력(누설)과 동적 전력 모두 |
| 멈추는 대상 | 레지스터로 가는 클록 | 블록으로 가는 전원 |
| 전원 | 켜진 채. 누설 전류는 계속 흐름 | 전원 스위치로 블록의 전원선을 분리 |
| 상태 유지 | 유지됨 | 사라짐. 필요한 상태는 리텐션 FF(리텐션 레지스터)나 메모리에 저장 |
| 복귀 시간 | 1~수 사이클 | 긺. 돌입 전류를 억제하면서 전원을 켜고 상태를 되돌리므로 대부분 µs 단위 |
| 필요한 회로 | ICG(래치와 AND로 이루어진 클록 게이트 셀)와 인에이블을 만드는 논리 | 전원 스위치(헤더나 푸터), 아이솔레이션 셀, 리텐션 FF, 전원 순서를 제어하는 회로 |
| 세분화 단위 | 세밀함. 레지스터 몇 개 단위부터 사용 가능 | 거침. CPU 코어나 IP 등 블록(전원 도메인) 단위 |
| 설계·검증 | 논리 합성 도구가 인에이블 조건으로부터 자동으로 삽입 가능. STA로 클록 게이팅 체크를 수행 | 전원 의도를 UPF 등으로 기술하고, 전원을 껐을 때의 동작과 순서까지 검증 |
| 오버헤드 | 작음. ICG의 면적과 지연 | 전원 스위치의 면적과 전압 강하, 저장과 복귀의 에너지. 짧은 휴지에서는 이득이 없음 |
| 주요 사용처 | 거의 모든 디지털 회로에서 동작하지 않는 기능의 레지스터를 멈춤 | 오래 사용하지 않는 블록을 멈춤. CPU의 깊은 유휴 상태, 스마트폰 SoC의 사용하지 않는 블록 |
수치는 대략적인 자릿수 기준이며, 공정 세대와 제품에 따라 달라져요.