Hardwarebeschrijvingstalen en verificatie
Waarom wordt in een schakeling met asynchrone reset het loslaten van de reset (verandering van 0 naar 1) met een flipflop van twee trappen op de klok gesynchroniseerd voordat het over de schakelingen wordt verdeeld?
- AOm het toepassen van de reset met 2 klokken te vertragen en veilig te maken
- BOm het resetsignaal twee keer zo snel te maken
- COmdat bij loslaten dicht bij de klokflank het loslaat-cyclus per flipflop kan verschuiven of instabiel kan worden, zodat het loslaten op de klok wordt uitgelijnd
Antwoord en toelichting tonen
Antwoord: C. Omdat bij loslaten dicht bij de klokflank het loslaat-cyclus per flipflop kan verschuiven of instabiel kan worden, zodat het loslaten op de klok wordt uitgelijnd
Als het loslaten van een asynchrone reset vlak vóór of vlak na de klokflank plaatsvindt, wordt niet aan de tijdvoorwaarden voor het loslaten voldaan en kan het zijn dat de ene flipflop in de huidige cyclus begint te werken en een andere in de volgende. Dit veroorzaakt dat toestandsmachines in een ongeldige toestand starten. Een reset-synchronisatieschakeling past de reset direct toe, maar lijnt alleen het loslaten met een tweetraps-flipflop uit op de klok en verdeelt het dan over het geheel.
Verder: nog 9 vragen over Hardwarebeschrijvingstalen en verificatie