LSI-ontwerpflow en EDA
Wat is het belangrijkste doel van klokboomsynthese (CTS) in de place-and-routefase?
- ADe variatie in de tijd waarmee het kloksignaal elke flipflop bereikt (skew) verkleinen
- BDe voedingsspanning verhogen
- COntwerpregelovertredingen van de layout corrigeren
Antwoord en toelichting tonen
Antwoord: A. De variatie in de tijd waarmee het kloksignaal elke flipflop bereikt (skew) verkleinen
Als het tijdstip waarop de klok miljoenen flipflops in de chip bereikt, uiteenloopt, leidt dat tot timingovertredingen. CTS verdeelt de klok door buffers als een boom te plaatsen en verkleint de variatie (skew) in aankomsttijd bij elke flipflop. Omdat de klok voortdurend schakelt, kan de klokboom een groot deel van het vermogensverbruik van de chip uitmaken. Het doel is een ander dan het corrigeren van voedingsspanning of DRC-overtredingen.