IC 설계 흐름과 EDA

배치 배선 공정에서 클록 트리 합성(CTS)의 주된 목적은?

  1. A클록 신호가 각 플립플롭에 도달하는 시간의 편차(스큐)를 줄인다
  2. B전원 전압을 높인다
  3. C레이아웃의 디자인 룰 위반을 수정한다
정답과 해설 보기

정답: A. 클록 신호가 각 플립플롭에 도달하는 시간의 편차(스큐)를 줄인다

칩 내 수백만 개 플립플롭에 클록이 도달하는 시각이 제각각이면 타이밍 위반의 원인이 됩니다. CTS에서는 버퍼를 나무 모양으로 배치하여 클록을 분배하고, 각 플립플롭에 대한 도달 시각의 편차(스큐)를 줄입니다. 클록은 항상 스위칭하므로 클록 트리가 칩 소비 전력의 큰 부분을 차지하기도 합니다. 전원 전압이나 DRC 위반의 수정과는 다른 목적입니다.

이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. LSI 설계에서 사용되는 'IP(IP 코어)'의 의미로 올바른 것은?
  2. 정적 타이밍 분석에서 신호가 클록 에지 직후에 너무 빨리 변화하여 플립플롭이 이전 데이터를 올바르게 유지하지 못하게 되는 타이밍 위반은?
  3. 파운드리가 설계자에게 제공하는, 디자인 룰·디바이스 모델·셀 라이브러리 등 설계용 데이터 일체를 무엇이라고 하는가?
  4. 트랜지스터 레벨 회로의 전압과 전류를 디바이스 모델을 사용하여 상세히 계산하는 회로 시뮬레이터의 대표는?
  5. C 언어나 C++ 등으로 작성한 알고리즘 기술로부터 RTL을 자동으로 생성하는 기술을 무엇이라고 하는가?

이 분야의 비교