한국어
메뉴

타이밍 분석과 CDC

같은 클럭의 상승 에지에서 송신과 캡처를 하는 일반적인 경로에서 홀드 위반(슬랙 −0.03 ns)이 발견되었습니다. 클럭 주파수를 절반으로 낮췄을 때 이 위반의 처리로 올바른 것은?

  1. A홀드 체크는 클럭 주기와 관계가 없으므로 위반은 남는다
  2. B주기가 2배가 되므로 위반은 해소된다
  3. C주기가 길어지는 만큼 위반은 더 커진다
정답과 해설 보기

정답: A. 홀드 체크는 클럭 주기와 관계가 없으므로 위반은 남는다

홀드 체크는 같은 클럭 에지에서 송신된 새 데이터가 수신 측에서 이전 데이터를 망가뜨리지 않는지 보는 것으로, 이러한 경로에서는 식에 클럭 주기가 들어가지 않습니다. 따라서 주파수를 낮춰도 −0.03 ns의 슬랙은 변하지 않으며 악화되지도 않습니다. 반면 셋업은 주기에 의존하므로 주파수를 낮추면 구제할 수 있습니다. 제조 후에 발견된 홀드 위반은 주파수 조정으로 고칠 수 없는 치명적인 불량이 되기 쉬우므로, 설계 단계에서 확실히 수정해 두는 것이 중요합니다.

이 분야 연습하기 분야로 돌아가기

타이밍 분석과 CDC의 다른 문제

  1. 홀드 위반을 고치기 위해 데이터 경로에 지연용 버퍼를 삽입합니다. 이때 확인해야 할 사항으로 가장 중요한 것은?
  2. 클럭 주기 1.25 ns(800 MHz)인 경로에서 클럭→출력 지연과 조합 회로 지연의 합이 1.05 ns, 셋업 타임이 0.05 ns, 셋업용 클럭 불확실성이 0.05 ns로 설정되어 있습니다. 셋업 슬랙은 얼마입니까?
  3. 클럭 불확실성을 설정할 때 셋업용에는 주기 지터를 포함하지만 홀드용에는 포함하지 않는 경우가 많습니다. 그 이유로 올바른 것은?
  4. STA에서 셋업과 홀드를 각각 주로 어떤 코너 조건에서 확인하는지의 조합으로 올바른 것은?
  5. OCV 디레이팅으로서, 셋업 분석에서 송신 측 클럭 경로와 데이터 경로의 지연을 1.1배, 수신 측 클럭 경로의 지연을 0.9배로 합니다. 송신 측 클럭 경로 1.0 ns, 데이터 경로(클럭→출력 포함) 1.5 ns, 수신 측 클럭 경로 1.0 ns(공통 부분은 없음), 주기 3.0 ns, 셋업 타임 0.1 ns일 때 셋업 슬랙은 얼마입니까?