IC 설계 흐름과 EDA

정적 타이밍 분석에서 비관적이 되기 쉬운 일반 분석의 결과를, 위반된 경로에 대해 실제 신호 전달 방식에 기반하여 상세히 재계산하여 불필요한 여유를 제거하는 기법을 무엇이라고 하는가?

  1. ADRC
  2. B패스 기반 분석(PBA)
  3. C그래프 기반 분석(GBA)만
정답과 해설 보기

정답: B. 패스 기반 분석(PBA)

일반적인 그래프 기반 분석(GBA)은 각 노드에서 합류하는 신호 중 최악의 천이 시간을 사용하므로 실제로는 있을 수 없는 조합으로 비관적인 결과가 나오기도 합니다. 패스 기반 분석에서는 특정 경로를 따른 실제 천이 시간을 사용해 재계산하므로 더 정확한 지연을 얻을 수 있고 불필요한 수정을 줄일 수 있습니다. 계산량이 많으므로 GBA에서 위반된 경로로 좁혀 사용하는 것이 일반적입니다.

  • A. DRC는 레이아웃 도형 규칙의 검사입니다.
  • B. 맞습니다. 경로별로 상세히 재계산하는 기법입니다.
  • C. GBA는 빠르지만 비관적이 되기 쉬운 일반 분석입니다.
이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 아날로그 회로 설계에서 제조 편차에 의한 트랜지스터 특성의 변화를 무작위로 여러 번 부여하여 시뮬레이션하고 성능 분포와 수율을 추정하는 기법은 무엇인가?
  2. 회로의 논리 시뮬레이션 방식 중 신호 값이 변화했을 때(이벤트)에만 그 영향을 받는 부분을 계산하는 방식은 무엇인가?
  3. 트랜지스터를 빼곡히 깔아 둔 공통 기반(마스터)을 미리 만들어 두고, 배선층만 품종별로 설계하여 제조하는 방식은 무엇인가?
  4. SystemVerilog를 사용한 검증에서 재사용하기 쉬운 테스트 환경(테스트벤치)을 구성하기 위한 표준 방법론은 무엇인가?
  5. 레이아웃 검증에서 입력 단자가 플로팅(어디에도 연결되지 않은 상태)되어 있지 않은지, 전원끼리 단락되지 않았는지 등 전기적 연결 오류를 조사하는 검사는 무엇인가?

이 분야의 비교