IC 설계 흐름과 EDA

스탠더드 셀 배치에서 셀 사이의 틈을 메우거나, 웰의 전위를 고정하거나, 전원 노이즈를 억제하기 위해 두는 기능이 없는(또는 보조적인) 셀의 조합으로 올바른 것은 무엇인가?

  1. ASRAM·DRAM·플래시
  2. B필러 셀·탭 셀·디커플링 커패시턴스 셀
  3. C플립플롭·가산기·승산기
정답과 해설 보기

정답: B. 필러 셀·탭 셀·디커플링 커패시턴스 셀

필러 셀은 셀 열의 틈을 메워 웰과 전원의 연결을 유지하고, 탭 셀은 웰이나 기판의 전위를 고정하여 래치업을 방지하며, 디커플링 커패시턴스 셀은 전원과 그라운드 사이의 커패시턴스로 전원 잡음을 억제합니다. 모두 논리 기능은 없는, 레이아웃상 필요한 셀입니다. 탭 셀을 따로 두면 논리 셀 자체를 작게 만들 수 있습니다. 메모리나 연산기는 기능을 가진 회로입니다.

  • A. 이들은 메모리의 종류입니다.
  • B. 맞습니다. 논리 기능이 없는 보조적인 셀입니다.
  • C. 이들은 논리 기능을 가진 셀이나 회로입니다.
이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 스탠더드 셀의 지연과 소비 전력을 다양한 입력 천이 시간, 부하 커패시턴스, 전압, 온도 조건에서 회로 시뮬레이션하여 표로 정리하는 작업을 무엇이라고 하는가?
  2. 정적 타이밍 분석에서 같은 칩 안에서도 위치에 따라 트랜지스터와 배선의 지연이 달라지는 것을 고려하기 위해 지연에 계수를 곱해 여유를 두는 기법을 무엇이라고 하는가?
  3. 코너 조건에서 최악의 값을 조합하는 대신 지연의 편차를 확률 분포로 다루어 타이밍을 만족할 확률을 구하는 분석 기법은 무엇인가?
  4. 타이밍 제약(SDC)에서 클록 지터나 스큐 예상분 등으로서 클록 주기에서 미리 빼 두는 여유를 지정하는 것은 무엇인가?
  5. 정적 타이밍 분석에서 비관적이 되기 쉬운 일반 분석의 결과를, 위반된 경로에 대해 실제 신호 전달 방식에 기반하여 상세히 재계산하여 불필요한 여유를 제거하는 기법을 무엇이라고 하는가?

이 분야의 비교