IC 설계 흐름과 EDA

레이아웃 검증에서 입력 단자가 플로팅(어디에도 연결되지 않은 상태)되어 있지 않은지, 전원끼리 단락되지 않았는지 등 전기적 연결 오류를 조사하는 검사는 무엇인가?

  1. AERC(전기적 룰 체크)
  2. BDRC
  3. COPC
정답과 해설 보기

정답: A. ERC(전기적 룰 체크)

ERC(Electrical Rule Check)는 회로의 전기적 연결에 관한 규칙 위반, 예를 들어 입력 플로팅, 출력끼리의 충돌, 서로 다른 전원의 단락, 웰 전위의 미연결 등을 검출합니다. 플로팅 입력은 전위가 정해지지 않아 관통 전류나 누설의 원인이 됩니다. 도형 치수 규칙을 조사하는 DRC, 회로도와의 일치를 조사하는 LVS와 함께 사인오프에서 수행합니다. OPC는 노광 보정이며 검증이 아닙니다.

  • A. 맞습니다. 전기적 연결 오류를 조사하는 검사입니다.
  • B. DRC는 도형의 치수와 간격 규칙을 조사하는 검사입니다.
  • C. OPC는 노광 보정이며 검증이 아닙니다.
이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 설계가 만족해야 할 성질(예: '요청이 오면 3사이클 이내에 응답한다')을 기술해 두고 시뮬레이션 중이나 형식 검증에서 자동으로 검사하게 하는 기법은 무엇인가?
  2. 저전력 설계에서 전원 도메인, 전원 차단, 레벨 시프터 등 '전원 의도'를 회로 기술과 별도로 모아서 기술하는 표준 형식은 무엇인가?
  3. 서로 다른 클록으로 동작하는 회로 사이에서 신호를 주고받는 부분에 동기화 회로가 올바르게 들어 있는지 전용 툴로 확인하는 검증을 무엇이라고 하는가?
  4. 설계 막바지나 제조 도중에 발견된 작은 수정을 설계 전체를 다시 하지 않고 기존 레이아웃을 부분적으로 변경하여 반영하는 것을 무엇이라고 하는가?
  5. 스탠더드 셀 배치에서 셀 사이의 틈을 메우거나, 웰의 전위를 고정하거나, 전원 노이즈를 억제하기 위해 두는 기능이 없는(또는 보조적인) 셀의 조합으로 올바른 것은 무엇인가?

이 분야의 비교