Interfaces d'E/S et bus

Quel est l'avantage, en AXI, de pouvoir émettre une requête de lecture sans attendre la réponse à la précédente (avoir plusieurs requêtes en cours simultanément) ?

  1. ALes requêtes peuvent progresser successivement pendant la latence mémoire, ce qui masque la latence et augmente la bande passante
  2. BLe nombre de requêtes diminue, ce qui réduit la taille du circuit
  3. CL'ordre des réponses est toujours l'inverse de l'ordre des requêtes
Afficher la réponse et l'explication

Réponse : A. Les requêtes peuvent progresser successivement pendant la latence mémoire, ce qui masque la latence et augmente la bande passante

Si l'on attend la réponse à une requête avant d'émettre la suivante, avec une latence mémoire de 100 cycles d'horloge, le bus reste inoccupé la plupart du temps. En AXI, les requêtes portent un ID et plusieurs peuvent être émises simultanément ; les données reviennent les unes après les autres pendant la latence, et la bande passante est utilisée efficacement. Les réponses à des requêtes d'ID différents peuvent arriver dans le désordre, ce qui permet de renvoyer d'abord celles qui se terminent le plus vite.

S'entraîner sur ce thème Retour au thème

Autres questions sur Interfaces d'E/S et bus

  1. Parmi les variantes d'AXI, à quelle utilisation AXI4-Lite est-il principalement destiné ?
  2. Quelle caractéristique d'AXI4-Stream est correcte ?
  3. Pourquoi utilise-t-on un réseau sur puce (NoC) plutôt qu'un bus partagé unique dans les grands SoC ?
  4. Quelle description de CXL (Compute Express Link) est correcte ?
  5. Quel est l'avantage de l'extension de mémoire par CXL (mémoire CXL) ?

Comparatifs sur ce thème