SRAM et mémoire flash

Quelle description de la « gestion des blocs défectueux » de la flash NAND est correcte ?

  1. AEnregistrer les blocs défectueux détectés à la fabrication ou en utilisation et leur attribuer des blocs de remplacement pour ne plus les utiliser
  2. BNe pas expédier une puce comportant le moindre bloc défectueux
  3. CRéparer les blocs défectueux par une haute tension
Afficher la réponse et l'explication

Réponse : A. Enregistrer les blocs défectueux détectés à la fabrication ou en utilisation et leur attribuer des blocs de remplacement pour ne plus les utiliser

La NAND est expédiée en partant du principe qu'elle comporte dès la fabrication un certain nombre de blocs défectueux (quelques % du total au plus), et l'usure due aux réécritures en crée d'autres en utilisation. Le contrôleur lit les marques de défauts initiaux et les consigne dans une table, y ajoute les blocs dont l'effacement ou l'écriture a échoué en utilisation, les retire du service et les remplace par des blocs de réserve. Grâce à cette gestion, même une puce imparfaite fonctionne correctement dans son ensemble.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Quelle description du « surprovisionnement » (over-provisioning) des SSD est correcte ?
  2. Quelle description de l'« amplification d'écriture » (write amplification) des SSD est correcte ?
  3. Quelle est l'unité de base de lecture et d'écriture (programmation) des données dans une mémoire flash NAND ?
  4. Quelle norme d'interface basée sur PCI Express est largement utilisée pour connecter les SSD rapides à l'hôte ?
  5. Quelle description de la « tension de rétention des données », qui fixe la limite basse lorsqu'on abaisse la tension d'alimentation d'une SRAM en veille pour réduire le courant de fuite, est correcte ?

Comparatifs sur ce thème