Français
Menu

Hiérarchie mémoire

Dans un système à pages de 4 KB et lignes de 64 octets, le cache L1 est à index virtuel et étiquette physique (VIPT), et l’index et le déplacement doivent n’utiliser que des bits internes à la page. Avec une associativité à 8 voies, quelle est la capacité maximale du cache ?

  1. A32 KB
  2. B4 KB
  3. C256 KB
Afficher la réponse et l'explication

Réponse : A. 32 KB

Une adresse interne à la page de 4 KB = 2¹² occupe 12 bits, identiques dans l’adresse virtuelle et l’adresse physique. Pour que l’index et le déplacement tiennent ensemble en 12 bits, la capacité par voie doit être au plus de 2¹² = 4 KB. Avec 8 voies, on atteint 4 KB × 8 = 32 KB. 4 KB ne correspond qu’à la capacité d’une voie. À 256 KB, l’index inclut des bits du numéro de page, et une même adresse physique peut se retrouver dans des ensembles différents.

S'entraîner sur ce thème Retour au thème

Autres questions sur Hiérarchie mémoire

  1. Pourquoi le schéma à index virtuel et étiquette physique (VIPT) est-il couramment utilisé pour les caches L1 ?
  2. Avec un temps de succès de 2 cycles, un taux de défauts de 4% et une pénalité de défaut de 150 cycles, quel est le temps moyen d’accès mémoire en cycles ?
  3. Un processeur a un CPI moyen de 1.0 avec un cache idéal. Il effectue en moyenne 1.3 accès mémoire par instruction, avec un taux de défauts de 2% et une pénalité de défaut de 100 cycles. Quel est le CPI moyen réel ?
  4. Quel est le principal avantage d’un cache non bloquant (cache qui accepte d’autres accès pendant le traitement d’un défaut) ?
  5. Si le taux de défauts du cache L1 (rapporté à tous les accès) est de 4% et le taux de défauts global du cache L2 (proportion de tous les accès qui échouent aussi dans le L2) est de 1%, quel est le taux de défauts local du L2 ?

Comparatifs sur ce thème