Speicherhierarchie und Leistung

In einem System mit 4 KB Seitengröße und 64 Byte Zeilengröße soll der L1-Cache virtuell indiziert und physisch getaggt (VIPT) sein, wobei Index und Offset nur aus Bits innerhalb der Seite bestehen sollen. Wie groß darf der Cache bei 8-fach Satzassoziativität höchstens sein?

  1. A32 KB
  2. B4 KB
  3. C256 KB
Antwort und Erläuterung anzeigen

Antwort: A. 32 KB

Die Adresse innerhalb einer Seite umfasst bei 4 KB = 2¹² 12 Bit, und dieser Bereich ist in virtueller und physischer Adresse gleich. Damit Index und Offset zusammen höchstens 12 Bit lang sind, darf die Kapazität pro Weg höchstens 2¹² = 4 KB betragen. Bei 8 Wegen sind es also bis zu 4 KB × 8 = 32 KB. 4 KB ist der Wert, bei dem nur die Kapazität eines Weges angegeben wurde. Bei 256 KB gingen Bits der Seitennummer in den Index ein, und es träte das Problem auf, dass dieselbe physische Adresse in verschiedenen Sätzen liegt.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Speicherhierarchie und Leistung

  1. Was ist der Hauptgrund, weshalb bei L1-Caches häufig das VIPT-Verfahren (virtuell indiziert, physisch getaggt) verwendet wird?
  2. Wie viele Zyklen beträgt die mittlere Speicherzugriffszeit bei einer Cache-Trefferzeit von 2 Zyklen, einer Miss-Rate von 4 % und einer Miss-Penalty von 150 Zyklen?
  3. Ein Prozessor hat bei idealem Cache eine mittlere CPI von 1,0, im Mittel 1,3 Speicherzugriffe pro Befehl, eine Miss-Rate von 2 % und eine Miss-Penalty von 100 Zyklen. Wie hoch ist die tatsächliche mittlere CPI?
  4. Was ist der Hauptvorteil eines nichtblockierenden Caches (eines Caches, der auch während der Behandlung eines Misses weitere Zugriffe annimmt)?
  5. Die Miss-Rate des L1-Caches (Anteil an allen Zugriffen) beträgt 4 %, die globale Miss-Rate des L2-Caches (Anteil an allen Zugriffen, die auch in L2 ein Miss sind) 1 %. Wie hoch ist die lokale Miss-Rate von L2?

Vergleiche zu diesem Thema