Hiérarchie mémoire

Un processeur a un CPI moyen de 1.0 avec un cache idéal. Il effectue en moyenne 1.3 accès mémoire par instruction, avec un taux de défauts de 2% et une pénalité de défaut de 100 cycles. Quel est le CPI moyen réel ?

  1. A3.0
  2. B3.6
  3. C1.3
Afficher la réponse et l'explication

Réponse : B. 3.6

Les cycles de blocage mémoire par instruction valent 1.3 accès × 0.02 × 100 cycles = 2.6 cycles. En les ajoutant au CPI idéal, on obtient 1.0 + 2.6 = 3.6, soit des performances divisées par 3.6 par rapport à l’idéal. 3.0 suppose à tort un seul accès par instruction (1.0 + 1 × 0.02 × 100). 1.3 est le nombre d’accès par instruction, et non le CPI. Un faible taux de défauts suffit à dégrader fortement les performances lorsque la pénalité de défaut est élevée.

S'entraîner sur ce thème Retour au thème

Autres questions sur Hiérarchie mémoire

  1. Quel est le principal avantage d’un cache non bloquant (cache qui accepte d’autres accès pendant le traitement d’un défaut) ?
  2. Si le taux de défauts du cache L1 (rapporté à tous les accès) est de 4% et le taux de défauts global du cache L2 (proportion de tous les accès qui échouent aussi dans le L2) est de 1%, quel est le taux de défauts local du L2 ?
  3. Avec un TLB de 64 entrées et des pages de 4 KB, quelle est l’étendue mémoire accessible sans défaut de TLB (portée du TLB) ?
  4. Quelle combinaison d’avantage et d’inconvénient de l’utilisation de grandes pages (huge pages) est correcte ?
  5. Lorsqu’une ligne d’un tableau à deux dimensions mesure 4096 octets (une puissance de 2), le parcours des éléments par colonne peut provoquer de nombreux défauts même si la capacité du cache est suffisante. Quelle mesure est efficace ?

Comparatifs sur ce thème