メモリ階層と性能

ページサイズ4 KB、ラインサイズ64バイトのシステムで、L1キャッシュを仮想インデックス・物理タグ(VIPT)方式にし、インデックスとオフセットをページ内のビットだけで構成したい。8ウェイ・セットアソシアティブなら、キャッシュの容量は最大いくらにできるか。

  1. A32 KB
  2. B4 KB
  3. C256 KB
答えと解説を見る

正解：A. 32 KB

ページ内のアドレスは 4 KB = 2¹² なので12ビットで、この範囲は仮想アドレスと物理アドレスで同じです。インデックスとオフセットを合わせて12ビット以内にするには、1ウェイあたりの容量を 2¹² = 4 KB以下にする必要があります。8ウェイなら 4 KB × 8 = 32 KBまでにできます。4 KBは1ウェイ分の容量だけを答えた値です。256 KBにするとインデックスにページ番号のビットが入り、同じ物理アドレスが別のセットに入る問題が起こります。

  • A. 正しい。1ウェイ4 KB × 8ウェイ = 32 KBです。
  • B. 4 KBは1ウェイ分の容量です。
  • C. 256 KBではインデックスがページ内に収まりません。
この分野を解く 分野ページへ

メモリ階層と性能のほかの問題

  1. L1キャッシュに仮想インデックス・物理タグ(VIPT)方式がよく使われる主な理由はどれか。
  2. キャッシュのヒット時間が2サイクル、ミス率が4%、ミスペナルティが150サイクルのとき、平均メモリアクセス時間は何サイクルか。
  3. キャッシュが理想的なら平均CPIが1.0のプロセッサで、1命令あたり平均1.3回のメモリアクセスがあり、そのミス率が2%、ミスペナルティが100サイクルのとき、実際の平均CPIはいくらか。
  4. ノンブロッキングキャッシュ(ミスの処理中もほかのアクセスを受け付けるキャッシュ)の主な利点はどれか。
  5. L1キャッシュのミス率(全アクセスに対する割合)が4%、L2キャッシュのグローバルミス率(全アクセスのうちL2でもミスする割合)が1%のとき、L2のローカルミス率はいくらか。