Français
Menu

Hiérarchie mémoire

Pourquoi le schéma à index virtuel et étiquette physique (VIPT) est-il couramment utilisé pour les caches L1 ?

  1. AIl n’utilise pas d’adresse physique, ce qui permet de supprimer le TLB
  2. BIl décide uniquement à partir de l’adresse virtuelle, ce qui permet de vider le cache à chaque changement de processus
  3. CLa lecture de l’ensemble du cache peut commencer en parallèle de la traduction d’adresse par le TLB
Afficher la réponse et l'explication

Réponse : C. La lecture de l’ensemble du cache peut commencer en parallèle de la traduction d’adresse par le TLB

En VIPT, l’ensemble est sélectionné avec des bits internes à la page qui ne nécessitent pas de traduction ; la lecture de l’ensemble commence donc pendant que le TLB traduit l’adresse en adresse physique. La comparaison finale porte sur l’étiquette physique, si bien qu’aucune confusion ne survient lorsqu’un autre processus utilise la même adresse virtuelle. Le TLB reste indispensable pour obtenir l’étiquette physique. La nécessité de vider le cache à chaque changement de processus est un inconvénient des caches étiquetés par adresse virtuelle.

S'entraîner sur ce thème Retour au thème

Autres questions sur Hiérarchie mémoire

  1. Avec un temps de succès de 2 cycles, un taux de défauts de 4% et une pénalité de défaut de 150 cycles, quel est le temps moyen d’accès mémoire en cycles ?
  2. Un processeur a un CPI moyen de 1.0 avec un cache idéal. Il effectue en moyenne 1.3 accès mémoire par instruction, avec un taux de défauts de 2% et une pénalité de défaut de 100 cycles. Quel est le CPI moyen réel ?
  3. Quel est le principal avantage d’un cache non bloquant (cache qui accepte d’autres accès pendant le traitement d’un défaut) ?
  4. Si le taux de défauts du cache L1 (rapporté à tous les accès) est de 4% et le taux de défauts global du cache L2 (proportion de tous les accès qui échouent aussi dans le L2) est de 1%, quel est le taux de défauts local du L2 ?
  5. Avec un TLB de 64 entrées et des pages de 4 KB, quelle est l’étendue mémoire accessible sans défaut de TLB (portée du TLB) ?

Comparatifs sur ce thème