Hardwarebeveiliging: nieuwste ontwikkelingen

Welke combinatie van de reden waarom scanketens voor de scantest in een chip met cryptografische verwerking een aanvalspad kunnen worden en een tegenmaatregel daarvoor, is juist?

  1. ADoor midden in de verwerking naar de testmodus te schakelen, kunnen waarden van registers die met de sleutel samenhangen soms naar buiten worden uitgelezen. Bij het wisselen van modus worden geheimen gewist, en na uitlevering wordt scan uitgeschakeld of is authenticatie vereist
  2. BScanketens verbruiken tijdens bedrijf veel stroom, waardoor het verloop van het stroomverbruik verstoord raakt en vermogensanalyse onmogelijk wordt. Daarom worden scanketens zo lang mogelijk gemaakt
  3. CScanketens voegen alleen bedrading in de chip toe en kunnen niet worden gebruikt om gegevens in de chip naar buiten uit te lezen. Daarom is geen bijzondere tegenmaatregel nodig
Antwoord en toelichting tonen

Antwoord: A. Door midden in de verwerking naar de testmodus te schakelen, kunnen waarden van registers die met de sleutel samenhangen soms naar buiten worden uitgelezen. Bij het wisselen van modus worden geheimen gewist, en na uitlevering wordt scan uitgeschakeld of is authenticatie vereist

Bij scanontwerp wordt elke flipflop in een chip in een keten opgenomen, zodat de interne toestand van buitenaf kan worden ingesteld en uitgelezen. Onderzoek heeft laten zien dat, als tussentoestanden van een cryptografische schakeling via scan kunnen worden uitgelezen, de sleutel kan worden afgeleid door tussenwaarden te vergelijken terwijl de invoer wordt gevarieerd. Daarom worden tegenmaatregelen gecombineerd: registers zoals die van de sleutel resetten bij het overschakelen naar de testmodus, sleutelregisters uit de keten halen, de scanuitvoer door elkaar husselen, en scan bij uitlevering met eFuse uitschakelen of alleen na authenticatie toestaan. Testbaarheid en de bescherming van geheimen staan met elkaar op gespannen voet, dus beide worden vroeg in het ontwerp meegenomen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Hardwarebeveiliging: nieuwste ontwikkelingen

  1. Wat is de juiste verklaring voor de belangrijkste reden waarom een chip storingen vertoont bij een glitch in de voedingsspanning die de spanning een ogenblik verlaagt?
  2. Welke combinatie van kenmerken is juist voor een foutinjectieaanval met een laser en een met elektromagnetische pulsen?
  3. Een poging tot foutinjectie slaagt telkens met een kans van 0,1%, en de resultaten van de pogingen zijn onafhankelijk van elkaar. Welke waarde ligt het dichtst bij de kans op minstens één succes bij 1000 pogingen?
  4. Stel dat een controle van de handtekening van firmware met een kans van 1/1000 door één poging tot foutinjectie wordt overgeslagen. Dezelfde controle wordt nu op twee plaatsen uitgevoerd, zodat de aanval alleen slaagt als beide worden overgeslagen. Als één poging beide plaatsen tegelijk kan treffen en elk onafhankelijk met een kans van 1/1000 wordt overgeslagen, wat is dan de verwachtingswaarde van het aantal pogingen tot de aanval slaagt?
  5. Welke uitspraak beschrijft juist het verschil tussen de TEE's voor confidential computing van het VM-type, die een hele virtuele machine beschermen (zoals AMD SEV-SNP en Intel TDX), en die van het enclave-type, die een deel van een applicatie beschermen (zoals Intel SGX)?