Zuverlässigkeit

Welche Beschreibung des Latch-up einer CMOS-Schaltung ist richtig?

  1. AEin normaler Vorgang zum Halten von Daten
  2. BEin Phänomen, bei dem eine parasitäre Thyristorstruktur leitend wird und dauerhaft ein großer Strom zwischen Versorgung und Masse fließt
  3. CEin Phänomen, bei dem der Takt stoppt
Antwort und Erläuterung anzeigen

Antwort: B. Ein Phänomen, bei dem eine parasitäre Thyristorstruktur leitend wird und dauerhaft ein großer Strom zwischen Versorgung und Masse fließt

In der CMOS-Struktur bildet sich durch die Wannen und das Substrat von pMOS und nMOS parasitär ein PNPN-Thyristor aus einer Kombination parasitärer PNP- und NPN-Transistoren. Fließt durch Störungen oder Eingangsüberspannung Strom in das Substrat und wird er leitend, verstärken sich beide gegenseitig im Strom, es fließt dauerhaft ein großer Strom zwischen Versorgung und Masse, der erst mit Abschalten der Versorgung endet und im schlimmsten Fall das Bauelement zerstört. Verhindert wird das durch verstärkte Wannenkontakte, Guard Rings, SOI u. Ä.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Zuverlässigkeit

  1. Welches Phänomen verschlechtert die Transistoreigenschaften, indem im hohen Feld nahe dem Drain beschleunigte Ladungsträger in das Gate-Dielektrikum injiziert werden?
  2. Welcher Ausfall wird mit dem Test unter hoher Temperatur und Feuchte mit Vorspannung (THB oder HAST) hauptsächlich bewertet?
  3. Welche Verteilung wird häufig bei der Analyse von Zuverlässigkeitsdaten verwendet und kann je nach Formparameter Frühausfall-, Zufallsausfall- und Verschleißausfalltyp darstellen?
  4. Welches Phänomen lässt auch ohne Stromfluss durch Spannungen im Inneren der Leitung Metallatome wandern und Voids entstehen?
  5. Wie heißt das Phänomen, dass von der Oberfläche einer Zinnbeschichtung nadelförmige Metallkristalle wachsen und mit dem Nachbaranschluss einen Kurzschluss bilden?